SystemVerilog共0篇
SystemVerilog
使用$test$plusargs提高RTL验收速度-五八三

使用$test$plusargs提高RTL验收速度

0 前言 这段时间在整合一个小ip,因为要验证每个feature是否可行,需要用testbench + C语言的方式进行仿真验证,由于每种feature不仅要在C语言中修改寄存器配置,还要再testbench修改寄存器的配...
admin的头像-五八三admin2年前
0150